Ignacio Mártil

Catedrático de Electrónica de la Universidad Complutense de Madrid y miembro de la Real Sociedad Española de Física

(El contenido de este artículo está recogido de forma más amplia y detallada en el Capítulo 5 de mi libro: “Microelectrónica. La historia de la mayor revolución silenciosa del siglo XX”; 2018, Ediciones Complutense).

En este artículo voy a describir lo que hay en el interior de un chip de la más alta tecnología microelectrónica, es decir, lo que denominamos en la actualidad un SoC (System-on a-Chip). Para ello, lo primero que vamos a hacer es ver qué aspecto tiene un circuito integrado actual al mirarlo con un microscopio electrónico de barrido. Haciendo eso, nos encontramos algo como lo que se puede ver en la siguiente imagen:

Imagen ladeada de un circuito integrado. Se han removido mediante ataques químicos selectivos los aislantes para dejar visibles únicamente las interconexiones metálicas. La escala se especifica en la línea punteada de la esquina inferior derecha

Lo que se aprecia en la imagen son “autopistas” metálicas de interconexión entre transistores, estos últimos no se ven en la imagen, ya que quedan por debajo del mallado mostrado. Son tantos transistores que hay que realizar hasta diez “pisos” diferentes de interconexión. De hecho, se ve como si fuera una mini ciudad con muchos edificios y carreteras. Si miramos alguno de los detalles del circuito, nos podemos encontrar detalles como las siguientes:

Izquierda: Imagen tomada por microscopía electrónica de barrido, está coloreada para resaltar las pistas de interconexión entre los transistores de un microprocesador. Ampliación ×2000. Derecha: El extremo soldado de un micro-cable de oro (tan delgado como un pelo humano) conectado a un chip de silicio. Ampliación: ×260.

En la imagen de la izquierda, las pistas marrones son finas capas metálicas que se han depositado sobre un sustrato de silicio (en azul, se muestra una capa de aislamiento para evitar corto circuitos entre las diferentes pistas metálicas). Los hoyos en las pistas son los puntos de conexión, donde se realizan las conexiones a los elementos del circuito en la parte inferior del sustrato, no visibles en la imagen mostrada. En la imagen de la derecha, los micro cables soldados al chip (la bola gris es el punto de soldadura), conectan el circuito integrado (que son las tiras multicolores que se ven en el fondo de la imagen) de un chip de silicio al mundo exterior, que no se muestra. Estos pines permiten que el chip se pueda conectar a una placa de circuito electrónico de un ordenador, de un teléfono móvil, de un GPS, etc. Vamos a ir más al interior de los dispositivos para ver cómo es a una escala muy ampliada un SoC actual.

¿Qué hay dentro de estos SoC?

Si se pretende seguir aumentando el número de transistores a integrar en un chip, hay que incorporar nuevas ideas en el diseño y la fabricación, que se traducen en introducir nuevos conceptos a la hora de construir los dispositivos que serán los encargados de realizar las operaciones requeridas a unos sistemas tan complejos como estos. A principios de la década de 2010, se introdujo en las cadenas de fabricación de CI un nuevo concepto: el transistor “vertical” sobre la oblea del semiconductor. Los dispositivos resultantes de este nuevo y revolucionario concepto se denominan FinFET (AletaFET) debido a que la zona de control del dispositivo (la Puerta) tiene forma de aleta. Estos dispositivos ya se incorporan desde 2012-2013 en CI comercializados por gigantes de la electrónica como Intel, Samsung o TSMC.

Los FinFET nacieron como resultado de la ralentización en el ritmo de integración de dispositivos, por los problemas señalados en el párrafo anterior, ya que para lograr los grandes aumentos en los niveles de integración de hoy en día, muchos parámetros de diseño y fabricación han cambiado. Fundamentalmente, los tamaños de los dispositivos se han reducido para permitir que se fabriquen más dispositivos dentro de un área determinada. Esto ha hecho necesario analizar otras opciones más revolucionarias como un cambio en la estructura del transistor MOSFET plano tradicional.

Lo que en esencia plantea el FinFET y en general los dispositivos denominados GAAFET (Gate All Around FET) es fabricar el dispositivo en vertical, en vez de en horizontal, como se muestra en la siguiente imagen, donde se detalla la estructura de un MOSFET tradicional, fabricado en horizontal, junto con un dispositivo vertical, el FinFET:

Izquierda arriba: esquema de un MOSFET tradicional. Izquierda abajo: idea esquemática del concepto FinFET y la reducción de la huella que deja en la superficie de la oblea de silicio donde se fabrica, en este caso la estructura se construye en vertical, reduciendo el espacio que ocupa en la oblea. Derecha: imagen vista en corte transversal de una aleta de uno de tales dispositivos. La delgada línea clara que rodea toda la aleta es el aislante de la puerta; se pueden observar las dimensiones tan reducidas del elemento

El objetivo de esta nueva disposición es reducir el espacio que ocupa cada dispositivo en la superficie del semiconductor, con objeto de poder aumentar el número de estos a incluir en el circuito. Sin entrar en más detalles, que quedan fuera del alcance de este artículo, con las estructuras FinFET y en general, con los dispositivos GAAFET (quizá la nueva generación de transistores, veremos esto en un próximo artículo) se reduce sustancialmente el área que ocupa cada dispositivo en la oblea, permitiendo incrementar la densidad de integración por encima de lo que es posible con las estructuras planares convencionales, que se puede decir que ya han llegado al límite del número de dispositivos que incorporan en un chip. Desde noviembre de 2013, TSMC comercializa CI con tecnología FinFET, siendo el primero en el mundo en hacerlo, a los que después se han sumado los otros tres grandes del mundo: Intel, Samsung y Global Foundries. En los dos vídeos que muestro a continuación, se describen cualitativamente diversos aspectos del funcionamiento de un FinFET:

Y en este, se muestra su funcionamiento en conexión con la tecnología que permite fabricarlo:

En lo que densidad de integración se refiere, el cambio que representa la transición de MOSFET a FinFET se aprecia en la siguiente imagen de dos circuitos fabricados en ambas tecnologías:

Izquierda: circuito con MOSFET convencionales fabricados en el nodo 32 nm. Derecha: misma área de un circuito en el nodo 22 nm, con tecnología FinFET

Se muestran en la imagen señalados en rojo los símbolos circuitales de los dispositivos que corresponden a las estructuras mostradas en ambas imágenes (G: puerta, S: Fuente, D: Drenador). Sin entrar en más detalles, lo que salta a la vista de la comparación de ambas imágenes, que muestran áreas idénticas de circuito, es que en el CI de la derecha, realizado con tecnología FinFET hay una mucha mayor densidad de dispositivos que en la imagen de la izquierda, realizada en tecnología planar.

En la siguiente imagen compuesta tomada con microscopía electrónica de barrido se muestra una zona de un procesador Samsung Exynos 8 SoC donde apreciamos una vista inclinada de un conjunto de transistores FinFET fabricados en el nodo de 14 nm. Los canales del transistor están formados como aletas de silicio que van desde la parte inferior izquierda a la parte superior derecha de la fotografía. Las aletas están “enterradas” bajo dieléctricos y no son visibles, por lo que se han dibujado flechas para indicar su orientación. Las Puertas de metal se encuentran en la dirección perpendicular, envolviendo los lados y la parte superior de las aletas. Se ven grandes contactos de Fuente y Drenador (S/D) a ambos lados de los electrodos de Puerta. Con la tecnología FinFET también se pueden realizar los dispositivos CMOS, las puertas lógicas esenciales para la realización de todas las operaciones binarias que se llevan a cabo con los transistores basados en estos dispositivos. Se muestran también a la derecha de la imagen:

Izquierda: vista inclinada de un conjunto de transistores FinFET fabricados en el nodo de 14 nm, se indican los detalles del dispositivo. Derecha: vista en corte transversal de un inversor CMOS en tecnología FinFET, también fabricado en el nodo de 14 nm

Los dispositivos FinFET y en general, los GAAFET abren la puerta a soluciones que son muy conocidas en arquitectura, no hay más que mirar lugares como Manhattan, Hong Kong o Tokyo: una vez que el espacio horizontal está saturado, hay que “mirar al cielo” y edificar hacia arriba, los muy conocidos rascacielos. Esos dispositivos facilitan la posibilidad de lo que se conoce como integración 3-D. Samsung, uno de los grandes fabricantes de CI con esta tecnología, detalla sus ventajas en este texto, dotado de unas animaciones muy ilustrativas.

Esta solución vertical ya se está comenzando a comercializar en las memorias “Flash” (la punta de lanza de la tecnología microelectrónica, que describí recientemente en este blog), las unidades de almacenamiento de los discos duros extraíbles, popularmente conocidos como “pen drive” o memorias USB. De hecho, ya hay memorias con 32 “pisos” de transistores integrados y se están diseñando dispositivos con hasta 100 pisos.

En el siguiente artículo entraré en algunos detalles de cómo funciona la industria microelectrónica, una de las industrias más globales que hay en la actualidad.