Ignacio Mártil

Catedrático de Electrónica de la Universidad Complutense de Madrid y miembro de la Real Sociedad Española de Física

(Para una perspectiva general de la historia y la actualidad de la tecnología microelectrónica, recomiendo la lectura de "Microelectrónica. La historia de la mayor revolución silenciosa del siglo XX"; 2018, Ediciones Complutense)

Dentro de una sala limpia de fabricación de circuitos integrados

Como estamos viendo en los últimos meses, el mundo sufre una fuerte escasez de chips que está afectando a numerosas industrias, principalmente a la del automóvil, muy dependiente de esa tecnología. He explicado en otros artículos las razones inmediatas y de fondo de esa escasez. Una de las causas es que hay muy pocos fabricantes en el mundo capaces de hacer lo que podemos denominar los chips de vanguardia. Y eso se debe, entre otras razones, a la extraordinaria complejidad que significa fabricar uno de tales chips. En este artículo explico uno de los factores de esta complejidad: la necesidad de conectar adecuadamente entre sí miles de millones de transistores de un tamaño similar a un virus. Verán que el asunto es casi ciencia ficción. En los siguientes vídeos pueden irse haciendo una idea de qué va esto:

Ver vídeo

Ver vídeo

El primer dato que debemos conocer es cuántos transistores hay en un chip de vanguardia. Dependiendo del fabricante, ese número podemos situarlo en el entorno de 100 millones de transistores en cada mm² de chip. Sí, ha leído bien el dato. Siempre que se dan estos números surge la pregunta obvia: ¿Por qué queremos tener cada vez más transistores? Tener más transistores en un área dada significa, entre otras razones, que se pueden añadir más funciones a un chip sin tener que agrandar su tamaño.

La industria microelectrónica nos ha acostumbrado desde sus inicios a pensar que el avance no se detiene, que no hay límites, que cuando aparecen las dificultades, se superan con cierta facilidad porque es consustancial a esta industria encontrar soluciones cada vez más asombrosas e imaginativas a los problemas. Pero ahora estamos llegando, literalmente, al borde del abismo, porque como dice el título de este artículo, se están quedando sin nanómetros. ¿Qué va a hacer la industria cuando se traspase la barrera <1 nm? La pregunta es muy pertinente y hay una sombra en el horizonte que amenaza con convertirse en un verdadero cuello de botella: ¿Cómo se interconectan entre sí los miles de millones de transistores reseñados? Veamos cuáles son los problemas y sus posibles soluciones.

1. El problema de las interconexiones en los chips

Cada transistor tiene tres terminales y todos deben conectarse correctamente para lograr que el chip realice las funciones para las que se diseñó. Cuando el número es tan descomunal, necesitamos varios “pisos” de vías metálicas para lograr el objetivo, lo que es un verdadero desafío, porque las pistas de interconexión deben conectar solo los terminales necesarios y deben estar bien aislados de otras conexiones para evitar cortocircuitos no deseados. ¿Y qué ocurre cuando el número de transistores se dispara? pues lo que se ve en la siguiente imagen, que es un esquema en corte transversal de un chip con cinco "pisos" o niveles de metalización:

Esquema en corte transversal de un chip en el que hay cinco “pisos” o niveles de metalización. Los transistores están en la “planta baja” de la imagen (señalada con la sigla FEOL) y las conexiones con el mundo exterior, en la “azotea” (el “back-end”). Cada uno de los materiales que se usan para fabricarlos está especificado en el cuadro de la parte superior derecha

Para interconectar tantos transistores necesitamos varios niveles de interconexión, en los que hay pistas metálicas aisladas entre sí mediante capas aislantes que evitan cortocircuitos. Esto es lo que en el mundillo se conoce como "multilevel interconexión", paradigma vigente desde hace 25 años, cuando lo puso en marcha IBM. Como se puede ver, los transistores están en la primera capa del chip, "enterrados" en un sinfín de capas. Lo que IBM introdujo fue, por una parte, el multilevel y por otra, la sustitución del aluminio para conectar las capas de los chips por el cobre, ya que este material conduce la electricidad mejor que el aluminio, pero con un 40% menos de resistencia, mejorando con ello el rendimiento de cada chip, ya que se disipa mucha menos potencia en las interconexiones, al ser la resistencia que presentan al paso de la corriente inferior.

La forma en la que se definen las pistas metálicas que conectan los transistores, se realiza mediante una tecnología denominada fotolitografía, por medio de la que se trasladan al chip los patrones geométricos que definen esas pistas. El fabricante que domina absolutamente ese mercado es el europeo ASML. Dado lo complejo de esa tecnología, próximamente le dedicaré un artículo específico en este blog .

El problema al que se enfrentan los fabricantes de chips en los nodos de 5 nm e inferiores es el siguiente: a medida que el número de transistores crece, las pistas de interconexión deben hacerse cada vez más delgadas y es aquí donde empiezan los problemas: una pista metálica presenta cada vez mayor resistencia al paso de la corriente eléctrica cuanto más delgada se hace. A su vez, si tenemos cada vez más transistores interconectados con pistas cada vez más delgadas el problema se desboca. Voy a explicar esto con más detalle:

En esencia, fabricar un chip consta de tres partes claves: los transistores, los contactos entre terminales o "patas" y las interconexiones al mundo exterior:

• • Los transistores, según hemos visto en la imagen anterior, están en la parte inferior del chip
  • Los contactos entre transistores conectan todos los transistores entre sí, a través de diferentes pisos o capas. Un chip actual está formado por no menos de 10 capas, con un máximo que, por ahora, no supera 15 capas.
  • Las interconexiones del chip al mundo exterior, es decir, a la placa base de un ordenador, de un teléfono móvil, de un GPS, etc.

• Los transistores, según hemos visto en la imagen anterior, están en la parte inferior del chip

• Los contactos entre transistores conectan todos los transistores entre sí, a través de diferentes pisos o capas. Un chip actual está formado por no menos de 10 capas, con un máximo que, por ahora, no supera 15 capas.

• Las interconexiones del chip al mundo exterior, es decir, a la placa base de un ordenador, de un teléfono móvil, de un GPS, etc.

Unos números para ilustrar las casi infinitas complejidades de lo chips más avanzados: la longitud total de las interconexiones de uno de tales dispositivos suponen cerca de ¡30 km.! distribuidos por una superficie que, dependiendo del chip, oscila en el margen 4-8 cm². En los nodos más avanzados (5 nm) según indica TSMC, uno de los grandes fabricantes de chips, esa longitud puede llegar a ser de 100 km. No resulta sencillo imaginar algo así.

2. ¿Estamos llegando, una vez más, al límite?

Al reducir el tamaño de los transistores, las diferentes capas de conexión entre ellos tienen que ser más robustas, deben presentar menor resistencia al paso de la corriente y deben tener unas dimensiones cada vez más reducidas, en consonancia con la reducción del tamaño de los transistores y esos requisitos son incompatibles entre sí: menor resistencia al paso de corriente entra en contradicción con menos tamaño de las interconexiones. La imagen, esta vez real, lo ilustra:

Imagen tomada por microscopía electrónica de un corte transversal de un chip Broadwwll de Intel, fabricado en tecnología de 14nm. Se muestran las 13 capas de interconexión. A medida que los diseños de chips se encogen, las capas de metal se vuelven más complicadas

Al reducir el tamaño de cada transistor, conectar las primeras capas con las últimas requiera de nuevos materiales que tengan una conductividad eléctrica y térmica igual o mejor en un espacio entre capas que es cada vez más pequeño. Reducir transistores en escala nanométrica implica tener que reducir todas las dimensiones: tamaño de los transistores, tamaño de las interconexiones, etc.

Es decir, las conexiones son cada vez más pequeñas, en particular también las vías que conectan entre sí los diversos pisos, lo que añade dificultades a la hora de “rellenarlas” adecuadamente, que a su vez implica menos metal para rellenarlos y así interconectar capas, lo que acarrea mayor resistencia al paso de la corriente, en una espiral que no parece tener fin. El cobre está dejando de ser el material de referencia, ya que se vuelve totalmente inestable para conducir corriente con la velocidad y precisión que se necesita. En otras palabras, se pueden tener transistores con unas dimensiones de pocos nanómetros, pero si no se pueden conectar con el metal apropiado, no se puede fabricar un chip sin pérdidas, fugas o rupturas eléctricas, lo que dispara el consumo o directamente lo vuelve impracticable en la realidad.

En la actualidad, parece que el Cobalto o el Rutenio podrían ser sustitutos viables para el cobre, pero utilizando técnicas que, hoy por hoy, son desconocidas o no están suficientemente probadas. En todo caso, este es uno más de los desafíos a los que se enfrenta la industria microelectrónica en los próximos 2-3 años. Sin la menor duda, esta industria nos seguirá deparando sorpresas e imaginación, como hace cada vez que un nuevo obstáculo aparece en el horizonte.